Professor da Universidade Tecnológica Federal do Paraná (UTFPR)
Departamento Acadêmico de Eletrotécnica - Campus Curitiba (DAELT-CT).
UFSC 2019
Doutorado em Engenharia Elétrica.
UFRGS 2012
Mestrado em Microeletrônica.
UCPEL 2008
Bacharelado em Engenharia Eletrônica.
IFSUL 2000
Técnico em Eletrônica.
Descrição: A computação de borda (edge computing) surge como uma alternativa à já consolidada computação na nuvem (cloud computing), substituindo grandes servidores centralizados por recursos computacionais de menor porte dispostos nas bordas da rede. Por estarem mais próximos dos usuários e dos dispositivos finais que produzem e consomem dados, esses recursos oferecem vantagens importantes em latência, segurança e redução de tráfego no núcleo da rede, quando comparados às soluções centralizadas na nuvem. Por outro lado, a sua natureza distribuída nas bordas impõe restrições mais severas em termos de custos e eficiência energética. Além disso, o uso compartilhado entre múltiplos usuários e aplicações é um requisito importante para reduzir custos e viabilizar economicamente a computação na borda. Nesse contexto, o uso de aceleradores reconfiguráveis em FPGAs (Field-Programmable Gate Arrays) será investigado como forma de conciliar os requisitos conflitantes de baixo custo, alto desempenho, alta eficiência energética e adaptabilidade ágil a diferentes aplicações. Aceleradores para algoritmos utilizados em aparelhos auditivos do estado da arte serão utilizados como estudo de caso, pois conciliam alta demanda por processamento, requisitos por baixa latência, além de forte potencial de impacto econômico e social. Serão investigados os desafios associados ao desenvolvimento baseado em síntese de alto nível de aceleradores com diferentes capacidades processamento, objetivando o uso eficiente dos recursos heterogêneos dispostos na infraestrutura de borda com mínimo impacto nos custos de projeto.
Instituição: UFRGS
Coordenador: Prof. Gabriel Luca Nazar (Computação).
Membros: Prof. Fábio Itturriet (UTFPR).
Financiador: FAPERGS.
Descrição: Computação na borda (Edge) surge como uma alternativa a servidores de nuvem centralizados, com importantes vantagens em latência, eficiência energética e segurança. Através de servidores Edge dispostos próximos dos usuários, dispositivos IoT com capacidades reduzidas podem oferecer serviços que exigem alto poder computacional. Redes Neurais Convolucionais (CNNs) são um exemplo representativo de tais tarefas e são usadas para muitas aplicações de IoT, tais como vigilância por vídeo, manufatura e cidades inteligentes. FPGAs, devido ao seu desempenho, custos em energia e reconfigurabilidade, implantam CNNs com sucesso, surgindo como alternativas para integração em servidores Edge. FPGAs permitem otimizações específicas através da Síntese de Alto Nível (HLS - High-Level Synthesis), que gera vários circuitos a partir da mesma descrição e com diferentes características. Ainda, os modelos de CNNs também podem ser aprimorados, através de poda e quantização, que visam diminuir a demanda por memória ou processamento, com perdas mínimas na acurácia e permitindo o uso de FPGAs de menor custo, essenciais para a borda. Assim, este projeto propõe o framework FIELD, que objetiva aumentar a eficiência de CNNs aceleradas em FPGAs na borda. Utilizando aplicações de classificação de imagens de relevância atual na indústria como estudos de caso, FIELD envolverá duas etapas: 1) Estática: que cria, em tempo de projeto e automaticamente através de heurísticas inteligentes, uma biblioteca com várias configurações, compostas por modelos otimizados e implementações aprimoradas com HLS de aceleradores para FPGA, resultando em perfis distintos de vazão, consumo energético e acurácia; e 2) Dinâmica: que, após a implantação, adapta-se através da mudança de configuração, dado o objetivo de otimização (e.g., eficiência energética, vazão ou acurácia) e estado atual do sistema (e.g., volume de tráfego ou mínima acurácia necessária), explorando a reconfigurabilidade intrínseca do FPGA.
Instituição: UFRGS
Coordenador: Prof. Antônio Carlos Schneider Beck Filho (Computação).
Membros: Prof. Fábio Itturriet (UTFPR), Gabriel Luca Nazar (UFRGS), Mateus Beck Rutzig (UFSM) e Arthur FRancisco Lorenzon (Unipampa).
Financiador: CNPq.
Atuei por 6 anos no Colegiado do curso Engenharia de Controle e Automação. - ECA.
Período de afastamento para realização do Doutorado no Laboratório de Pesquisas em Processamento Digital de Sinais (LPDS) na Universidade Federal de Santa Catarina (UFSC)
Atuei como coordenador do curso técnico subsequente em Eletroeletrônica
A empresa Vetorfy é parceira do IFSul câmpus Charqueadas em projetos de Inovação Tecológica. Presto consultoria para a empresa em assuntos relacionados com desenvolvimento de novos produtos e soluções inovadoras na área de saúde 4.0. Dois estudantes do curso de Engenharia de Controle e Automação realizam seus estágios obrigatórios na empresa sob minha supervisão. Site da Vetorfy